



(19) BUNDESREPUBLIK  
DEUTSCHLAND



DEUTSCHES  
PATENT- UND  
MARKENAMT

(12) **Offenlegungsschrift**  
(10) **DE 198 43 640 A 1**

(51) Int. Cl.<sup>7</sup>:  
**G 06 F 9/38**

(21) Aktenzeichen: 198 43 640.8  
(22) Anmeldetag: 23. 9. 1998  
(43) Offenlegungstag: 30. 3. 2000

(71) Anmelder:  
Siemens AG, 80333 München, DE

(72) Erfinder:  
Siemers, Christian, 25746 Heide, DE

(56) Entgegenhaltungen:

DE	44 16 881 C2
DE	196 54 846 A1
US	48 70 302
EP	08 25 540 A1

**Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen**

Prüfungsantrag gem. § 44 PatG ist gestellt

(54) Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks

- (57) Die Hardware-Block-Konfigurierung erfolgt basierend auf Befehlen oder Befehlsfolgen, wobei jeweils die Schritte  
 - Ermittlung der zur Ausführung eines jeweiligen Befehls benötigten Art von Teileinheit des konfigurierbaren Hardware-Blocks,  
 - Auswahl einer noch nicht anderweitig belegten Teileinheit der zuvor ermittelten Art, und  
 - Konfigurieren von um die ausgewählte Teileinheit herum vorgesehenen konfigurierbaren Verbindungen ausgeführt werden.

Normale Befehle	Destination-Register	Source-Register 1	Source-Register 2	Mnemonic	0
	kd-Bits	ks1-Bits	ks2-Bits	m-Bits	
Bedingte Befehle	Destination-Register	Source-Register 1	Source-Register 2	Mnemonic	Bedingungs-Flag
	kd-Bits	ks1-Bits	ks2-Bits	m-Bits	p-Bits
pxx-Befehle	Destination-Flag	Source-Register 1	Source-Register 2	Mnemonic	0
	p-Bits	ks1-Bits	ks2-Bits	m-Bits	
loopxx-Befehle	0	Source-Register 1	Source-Register 2	Mnemonic	0
		ks1-Bits	ks2-Bits	m-Bits	

# DE 198 43 640 A 1

## Beschreibung

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1, d. h. ein Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks, so daß dieser durch Befehle oder Befehlsfolgen vorgegebene arithmetische und/oder logische Operationen oder Operationsfolgen ausführen kann.

Ein derartiges Verfahren wird unter anderem benötigt, um die sogenannte s-unit eines sogenannten >S<puters zu konfigurieren. Ein >S<puter ist eine programmgesteuerte Einheit, die insbesondere durch die Verwendung eines konfigurierbaren Hardware-Blocks in dem die Befehle abarbeitenden Teil in der Lage ist, mehr als einen Befehl pro Prozessortakt auszuführen.

Ein solcher >S<puter ist beispielsweise aus der EP 0 825 540 A1 bekannt.

Der grundlegende Aufbau eines >S<puters ist in Fig. 11 gezeigt und wird nachfolgend unter Bezugnahme hierauf beschrieben.

Der Vollständigkeit halber sei bereits an dieser Stelle darauf hingewiesen, daß der >S<puter, insbesondere dessen die Befehle abarbeitende Teil nur teilweise (nur so weit es für die vorliegend näher betrachteten konfigurierbaren Hardware-Blöcke und deren Konfigurierung von Bedeutung ist) dargestellt und beschrieben ist.

Der >S<puter gemäß Fig. 11 umfaßt eine Vordecodier-Einheit (predecode unit) 1, einen Instruktions-Puffer (instruction buffer) 2, eine Decodier-, Umbenennungs- und Lade-Einheit (decode, rename & load unit) 3, die bereits erwähnte s-Paradigmen-Einheit (s-unit) 4, einen Daten-Cache (data cache) 5, und eine Speicher-Schnittstelle (memory interface) 6, wobei die s-unit 4 aus einem Strukturprogrammier-Puffer (programmable structure buffer) 41, einer Funktionseinheit mit programmierbarer Struktur (functional unit with programmable structure) 42, einem Integer/Adresse-Instruktions-Puffer (integer/address instruction buffer) 43 und einem Registerblock (integer register file) 44 besteht.

Die Besonderheit des >S<puters besteht insbesondere in dessen s-unit 4, genauer gesagt in der functional unit 42 derselben. Die functional unit 42 ist eine konfigurierbare Hardware, die basierend auf vom >S<puter auszuführenden Befehlen oder Befehlsfolgen dynamisch so konfigurierbar ist, daß sie die durch die Befehle oder Befehlsfolgen vorgegebenen Aktionen bzw. Operationen ausführen kann.

Vom >S<puter auszuführende Instruktionen (genauer gesagt diese repräsentierende Code-Daten) gelangen aus einem nicht gezeigten Speicher über das memory interface 6 in die predecode unit 1, wo sie vordecodiert werden; dabei können zu den Code-Daten beispielsweise Informationen hinzugefügt werden, die die spätere Decodierung in der decode, rename & load unit 3 erleichtern. Die Code-Daten gelangen dann über den instruction buffer 2 in die decode, rename & load unit 3, wo die Ausführung der durch die Code-Daten repräsentierten Befehle vorbereitet wird. Diese Vorbereitung umfaßt die Decodierung der Code-Daten, die Konfigurierung bzw. Strukturierung der functional unit 42, die Initialisierung bzw. Verwaltung des integer register file 44, und das Starten der wunschgemäß konfigurierten functional unit 42.

Die Strukturierung bzw. Konfigurierung der functional unit 42 erfolgt unter Verwendung von den gewünschten Konfigurationen repräsentierenden Konfigurations-Daten, die von der decode, rename & load unit 3 in den programmable structure buffer 41 geschrieben werden. Diese, die gewünschte Konfigurationen repräsentierenden Konfigurations-Daten werden in der decode, rename & load unit 3 kreiert; sie können aber auch schon in codierter Form in den Code-Daten enthalten sein.

Die functional unit 42 ist dazu ausgelegt, Daten aus dem register file 44 und/oder dem data cache 5 auszulesen, die ausgelesenen Daten arithmetisch und/oder logisch zu verarbeiten, und das Ergebnis der Verarbeitung repräsentierende Daten in das register file 44 und/oder den data cache 5 einzuschreiben.

Bei geeigneter Initialisierung des register file 44 und bei geeigneter Konfigurierung der functional unit 42 hat der Betrieb der functional unit 42 die Ausführung der Operationen zu Folge, die durch die Ausführung der Befehle, auf der Basis welcher die Initialisierung des register file 44 und die Konfigurierung der functional unit 42 erfolgten, zu bewirken sind.

Die Vornahme der durch die Ausführung von Instruktionen zu bewirkenden Aktionen durch eine entsprechend konfigurierte Hardware (die functional unit 42) ist bekanntlich bedeutend schneller als die Ausführung der Befehle in den "normalen" Arithmetisch/Logischen Einheiten (ALUs) von herkömmlichen programmgesteuerten Einheiten. Dies gilt in besonderem Maße für den Fall, daß die Hardware (die functional unit 42) so konfiguriert ist, daß durch deren Betrieb ein Ergebnis erzielbar ist, das der Ausführung mehrerer aufeinanderfolgender Befehle (eines mehrere Befehle umfassenden Makrobefehls) entspricht.

Bezüglich weiterer Einzelheiten zum Aufbau, der Funktion und der Wirkungsweise von >S<putern und der darin enthaltenen konfigurierbaren Hardware wird auf die vorstehend bereits erwähnte EP 0 825 540 A1 verwiesen.

Der Vollständigkeit halber sei angemerkt, daß nicht alle Aktionen, die durch die vom >S<puter auszuführenden Befehle zu bewirken sind, durch die functional unit 42 ausführbar sind. Befehle wie insbesondere zur Programmablaufsteuerung bzw. Kontrollflussteuerung dienende Befehle wie beispielsweise Branch-, Jump-, No-Operation-, Wait- und Stop-Befehle werden in der Regel auf herkömmliche Art und Weise ausgeführt werden.

Nichtsdestotrotz kann durch die Verwendung konfigurierbarer Hardware-Blöcke wie der functional unit 42 im allgemeinen eine höhere Anzahl von durch auszuführende Befehle zu bewirkenden Aktionen pro Zeiteinheit ausgeführt werden als es mit herkömmlichen programmgesteuerten Einheiten der Fall ist, also mehr als ein Befehl pro Prozessortakt abgearbeitet werden.

Voraussetzung ist natürlich, daß die Hardware-Blöcke schnell konfiguriert und effizient genutzt werden.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß die Hardware-Blöcke schnell konfigurierbar und effizient nutzbar sind.

Diese Aufgabe wird erfundungsgemäß durch die im kennzeichnenden Teil der Patentansprüche 1 beanspruchten Merkmale gelöst. Demnach ist vorgesehen, daß für die Umsetzung der abzuarbeitenden Befehle in eine Hardware-Block-Struktur die Schritte

- Ermittlung der zur Ausführung eines jeweiligen Befehls benötigten Art von Teileinheit des konfigurierbaren

# DE 198 43 640 A 1

Hardware-Blöcke,

- Auswahl einer noch nicht anderweitig belegten Teileinheit der zuvor ermittelten Art, und – sofern eine solche Teileinheit gefunden werden konnte –
- Konfigurieren von um die ausgewählte Teileinheit herum vorgesehenen konfigurierbaren Verbindungen

5

ausgeführt werden.

Durch eine derartige Vorgehensweise lassen sich zu konfigurierende Hardware-Blöcke mit minimalem Aufwand automatisch konfigurieren. Die Konfiguration erfolgt dabei sehr schnell und nutzt die Komponenten des Hardware-Blocks optimal aus; so konfigurierte Hardware-Blöcke lassen sich sehr effizient einsetzen.

10

Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der nachfolgenden Beschreibung und den Figuren entnehmbar.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren näher erläutert. Es zeigen

Fig. 1A bis 1D ein Beispiel für einheitliche Befehls-Formate, die die umzusetzenden Befehle im betrachteten Beispiel aufweisen sollten oder in die sie vor Beginn der Umsetzung vorzugsweise gebracht werden,

15

Fig. 2 eine bei der hardwaremäßigen Realisierung der Umsetzung verwendete Look-Up-Table,

Fig. 3A und 3B das Format der aus der Look-Up-Table gemäß Fig. 2 ausgegebenen Daten,

Fig. 4 das Blockschaltbild einer Schaltung zur Auswahl und Konfigurierung einer zur Ausführung eines Befehls benötigten Teileinheit des Hardware-Blocks,

20

Fig. 5 das Blockschaltbild einer Schaltung zur Festlegung der Daten- und/oder Signalquellen und der Daten- und/oder Signalziele für die durch die Schaltung gemäß Fig. 4 ausgewählte Teileinheit,

Fig. 6 das Blockschaltbild einer Schaltung zur Handhabung von in den umzusetzenden Befehlen enthaltenen Konstanten,

25

Fig. 7 das Blockschaltbild einer Schaltung zur Durchführung des sogenannten Data Forwarding,

Fig. 8 einen sogenannten Cross-Bar-Switch zum Einschreiben der Konfigurations-Daten in einen temporären Bitstrom,

30

Fig. 9 eine Anordnung zum Einschleusen des temporären Bitstroms in einen Hauptbitstrom,

Fig. 10 eine komplette Anordnung zum Umsetzen von Befehlen in Konfigurations-Daten zur wunschgemäßen Konfiguration des Hardware-Blocks,

35

Fig. 11 den prinzipiellen Aufbau eines >S<puters, und

Fig. 12 den prinzipiellen Aufbau eines Hardware-Blocks der vorliegend näher betrachteten Art.

Zur Erleichterung des Verständnisses wird zunächst der prinzipielle Aufbau eines Hardware-Blocks beschrieben, der durch das danach beschriebene Verfahren konfigurierbar sein soll.

Der prinzipielle Aufbau eines solchen Hardware-Blocks ist in Fig. 12 gezeigt. Der gezeigte Hardware-Block ist dazu ausgelegt ist, abhängig von seiner Konfigurierung in einer Speichereinrichtung gespeicherte Daten auszulesen, die ausgelesenen Daten arithmetisch und/oder logisch zu verarbeiten und das Ergebnis der Verarbeitung repräsentierende Daten in die Speichereinrichtung einzuschreiben; er ist beispielsweise als die functional unit 42 des >S<puters gemäß Fig. 11 einsetzbar.

35

Die Speichereinrichtung, aus welcher der konfigurierbare Hardware-Block Daten ausliest und in welche der Hardware-Block Daten einschreibt, kann innerhalb oder außerhalb des Hardware-Blocks vorgesehen sein; im vorliegend betrachteten Beispiel wird die Speichereinrichtung durch das register file 44 des >S<puters gemäß Fig. 11 gebildet. Der Hardware-Block ist ein asynchrones Schaltnetz zwischen den Aus- und Eingängen der Speichereinrichtung; die Bestandteile des Hardware-Blocks sind asynchron miteinander gekoppelt.

40

Die Speichereinrichtung ist vorzugsweise von außerhalb des Hardware-Blocks vor der Inbetriebnahme desselben initialisierbar; denkbar wäre auch, daß der Hardware-Block die Initialisierung der Speichereinrichtung selbst veranlaßt oder durchführt.

45

Der in der Fig. 12 gezeigte Hardware-Block weist eine oder mehrere arithmetische Einheiten AU1, AU2, eine oder mehrere Vergleichs-Einheiten CU, einen oder mehrere Multiplexer eines ersten Typs MUXA1, MUXA2, MUXA3, einen oder mehrere Multiplexer eines zweiten Typs MUXB, und einen oder mehrere Demultiplexer DEMUX auf.

Die arithmetischen Einheiten AU1, AU2 weisen im betrachteten Beispiel zwei Eingangsanschlüsse, einen Ausgangsanschluß und einen Steueranschluß auf. Den arithmetischen Einheiten AU1, AU2 obliegt es, die über deren Eingangsanschlüsse eingegebenen Eingangssignale arithmetisch und/oder logisch zu verarbeiten. Die Operationen, die durch die arithmetischen Einheiten AU1, AU2 ausführbar sind, können fest vorgegeben oder individuell einstellbar (konfigurierbar) sein; sie umfassen insbesondere arithmetische Operationen wie Addition, Subtraktion, Multiplikation, Division etc., logische Verknüpfungen wie UND-Verknüpfungen, ODER-Verknüpfungen, Invertierung, Komplementbildung etc., arithmetische und logische Shift-Operationen, und Datentransfers (Durchschaltung eines der eingegebenen Signale zum Ausgangsanschluß). Die arithmetischen Einheiten AU1, AU2 sind nicht mit den Arithmetisch/Logischen Einheiten (ALUs) herkömmlicher programmgesteuerter Einheiten wie Mikroprozessoren, Mikrocontrollern etc. gleichzusetzen; die von ihnen ausführbaren Operationen sind begrenzt, so daß der Aufbau der arithmetischen Einheiten AU1, AU2 vergleichsweise einfach bleiben kann. Über die Steueranschlüsse der arithmetischen Einheiten AU1, AU2 ist festlegbar, ob die betreffende arithmetische Einheit die Operation, zu deren Ausführung sie vorgesehen ist, ausführt oder nicht. Dies ermöglicht die praktische Umsetzung von Befehlen, deren Ausführung vom Vorliegen einer bestimmten Bedingung abhängt. Die Bedingung kann beispielsweise der Zustand eines bestimmten Flags sein: ist das Flag gesetzt, wird die der betreffenden arithmetischen Einheit obliegende Aufgabe (beispielsweise eine Addition) ausgeführt, andernfalls nicht (oder umgekehrt). Derartige, nachfolgend als "konditionierte Befehle" bezeichnete Befehle ermöglichen es, die schwer handhabbaren bedingten Sprungbefehle zu eliminieren; sie werden später noch genauer beschrieben.

50

Die Vergleichs-Einheit CU weist im betrachteten Beispiel zwei Eingangsanschlüsse und einen Ausgangsanschluß auf. Der Vergleichs-Einheit CU obliegt es, die an deren Eingangsanschlüssen anliegenden Signale oder Daten Vergleichsop-

55

60

65

# DE 198 43 640 A 1

rationen zu unterziehen. Die Operationen, die durch die Vergleichs-Einheit CU ausführbar sind, können fest vorgegeben oder individuell einstellbar (konfigurierbar) sein; sie umfassen beispielsweise Größer-, Größer/Gleich-, Kleiner-, Kleiner/Gleich-, Gleich-, und Ungleich-Vergleiche und Überprüfungen auf wahr (TRUE) und unwahr (FALSE). Der Ausgangsanschluß der Vergleichs-Einheit CU ist über den nachfolgend noch genauer beschriebenen Demultiplexer DEMUX mit den Steueranschlüssen der arithmetischen Einheiten AU1, AU2 verbunden. Vom Ergebnis der in der Vergleichs-Einheit CU ausgeführten Operation hängt es also ab, ob die arithmetischen Einheiten AU1, AU2 die Operation, zu deren Ausführung sie vorgesehen sind, ausführen oder nicht.

Die Multiplexer des ersten Typs MUXA1, MUXA2, MUXA3, der Multiplexer des zweiten Typs MUXB, und der Demultiplexer DEMUX dienen zur Auswahl der Daten- und/oder Signalquellen und der Daten- und/oder Signalziele. Genauer gesagt dienen

- der Multiplexer MUXA1 zur Auswahl der Quellen der den Eingangsanschlüssen der arithmetischen Einheit AU1 zugeführten Daten und/oder Signale (mögliche Daten- und/oder Signalquellen sind im betrachteten Beispiel das register file 44 und andere arithmetische Einheiten),
- der Multiplexer MUXA2 zur Auswahl der Quellen der den Eingangsanschlüssen der arithmetischen Einheit AU2 zugeführten Daten und/oder Signale (mögliche Daten- und/oder Signalquellen sind im betrachteten Beispiel das register file 44 und andere arithmetische Einheiten),
- der Multiplexer MUXA3 zur Auswahl der Quellen der den Eingangsanschlüssen der Vergleichs-Einheit CU zugeführten Daten und/oder Signale (mögliche Daten- und/oder Signalquellen sind im betrachteten Beispiel das register file 44 und die arithmetischen Einheiten),
- der Multiplexer MUXB zur Auswahl der Quellen der dem register file zugeführten Daten und/oder Signale (mögliche Daten- und/oder Signalquellen sind im betrachteten Beispiel die arithmetischen Einheiten und/oder das register file selbst),
- der Demultiplexer DEMUX zur Auswahl des oder der Ziele für die von der Vergleichs-Einheit CU ausgegebenen Daten und/oder Signale (mögliche Daten- und/oder Signalziele sind im betrachteten Beispiel die arithmetischen Einheiten).

Die Multiplexer des ersten Typs weisen mehrere Eingangsanschlüsse und zwei Ausgangsanschlüsse auf, die Multiplexer des zweiten Typs mehrere Eingangsanschlüsse und einen Ausgangsanschluß, und der Demultiplexer einen Eingangsanschluß und mehrere Ausgangsanschlüsse.

Die Multiplexer und der Demultiplexer weisen in der Fig. 12 nicht gezeigte Steueranschlüsse auf, über welche einstellbar ist, welche Eingangsdaten und/oder -signale auf welche Ausgangsanschlüsse durchgeschaltet werden. Die Anzahl der Steueranschlüsse hängt von der erforderlichen Anzahl der verschiedenen Zuordnungs-Kombinationen ab; bei 32 Eingangsanschlüssen und zwei Ausgangsanschlüssen sind beispielsweise 10 Steueranschlüsse erforderlich, um an beliebigen Eingangsanschlüssen anliegende Signale und/oder Daten auf beliebige Ausgangsanschlüsse durchschalten zu können. Im Fall des Einsatzes des Hardware-Blocks als functional unit 42 im >S<puter gemäß Fig. 11 sind die Steuersignalanschlüsse vorzugsweise mit dem programmable structure buffer 41 verbunden, so daß die in diesen eingeschriebenen Konfigurations-Daten im wesentlichen unmittelbar zur Multiplexer-Ansteuerung verwendbar sind. Die im programmable structure buffer 41 gespeicherten Konfigurations-Daten umfassen vorzugsweise auch die Konfigurations-Daten zur Festlegung der jeweiligen Funktion der arithmetischen Einheiten AU1, AU2 und der Vergleichs-Einheit CU.

Durch die arithmetischen Einheiten AU1, AU2, die Vergleichs-Einheit CU, die Multiplexer des ersten Typs MUXA1, MUXA2, MUXA3, den Multiplexer des zweiten Typs MUXB, und den Demultiplexer DEMUX wird der Hardware-Block in die Lage versetzt, in einer Speichereinrichtung (im register file 44) gespeicherte Daten auszulesen, die ausgewählten Daten arithmetisch und/oder logisch zu verarbeiten und das Ergebnis der Verarbeitung repräsentierende Daten in die Speichereinrichtung (das register file 44) einzuschreiben.

Der in Fig. 12 gezeigte und unter Bezugnahme darauf beschriebene Hardware-Block ist nur zur Erläuterung des grundlegenden Aufbaus gedacht. In der Praxis werden die arithmetischen Einheiten, die Vergleichs-Einheiten, die Multiplexer, und die Demultiplexer in einer deutlich größeren Anzahl vorgesehen werden als es beim Beispiel gemäß Fig. 12 der Fall ist. Der Hardware-Block ist vorzugsweise so dimensioniert, daß normalerweise sämtliche Operationen, die von einem später noch näher beschriebenen, sogenannten Hyperblock zu bewirken sind, auf ein Mal in ihn einprogrammierbar sind.

Die im Hardware-Block vorgesehenen Daten- und/oder Signalpfade können durch einzelne Leitungen oder durch Busse gebildet werden, wobei es sich als vorteilhaft erweisen kann, wenn in den einzelnen Teileinheiten des Hardware-Blocks oder im Bus-System konfigurierbar ist, wie viele und/oder welche Busleitungen zu berücksichtigen sind.

Die Konfigurierung eines Hardware-Blocks nach Art der Fig. 12 kann basierend auf Befehlen oder Befehlsfolgen erfolgen. Setzt man Befehle oder Befehlsfolgen in entsprechende Hardware-Block-Strukturen um, so ist der so konfigurierte Hardware-Block als Ablaufeinheit für sequentielle Befehlsfolgen nutzbar. Diese Form der Hardware-Block-Konfigurierung wird nachfolgend auch als struktur-prozedurale Programmierung bezeichnet.

Ausgangspunkt für die struktur-prozedurale Programmierung kann ein in einer Hochsprache wie beispielsweise C, C++ etc. geschriebenes Programm sein. Dieses Programm wird durch einen Compiler übersetzt, und der dabei erhaltene Code wird (vorzugsweise hyperblock-weise) in Strukturinformationen umgesetzt, basierend auf welcher der zu konfigurierende Hardware-Block konfigurierbar ist. Was unter einem Hyperblock zu verstehen ist, wird später noch genauer beschrieben werden.

Ausgangspunkt für die struktur-prozedurale Programmierung kann selbstverständlich auch ein in Assembler geschriebenes oder sonstiges Programm sein. Die Art und Weise der Programmierung (funktional, imperativ, objekt-orientiert, ...) ist ebenfalls keinen Einschränkungen unterworfen.

Es erweist sich als vorteilhaft wenn der in die Strukturinformation umzusetzende Code, also die durch den Compiler oder auf andere Art und Weise erzeugten Maschinenbefehle nur bestimmte Maschinenbefehl-Typen, nämlich unkondi-

# DE 198 43 640 A 1

tionierte Befehle, konditionierte Befehle, Predicate-Befehle, und Loop-Befehle umfassen. Dann lassen sich in der Regel besonders lange (besonders viele Befehle enthaltende) Befehls-Blöcke mit nur einem Eintrittspunkt und nur einem Austrittspunkt bilden. Die Generierbarkeit von möglichst langen Befehls-Blöcken mit nur einem Eintrittspunkt und nur einem Austrittspunkt ist sehr bedeutsam, weil sich Befehle, die ein- und dem selben Befehls-Block angehören, und zwar nur solche Befehle, als eine Einheit (als eine sich aus mehreren Befehlen zusammensetzende Makroinstruktion) behandeln lassen, die in eine gemeinsame Hardware-Block-Struktur umgesetzt und auf ein Mal ausgeführt werden kann. Legt man der Konfigurierung eines Hardware-Blocks jeweils genau eine solche Einheit zugrunde (und ist der Hardware-Block groß genug, um so konfiguriert werden zu können), so läßt sich die Anzahl der zur Abarbeitung eines Programms erforderlichen Umstrukturierungen bzw. Umkonfigurierungen des Hardware-Blocks auf ein Minimum reduzieren. Die Befehls-Blöcke, deren Generierung derzeit favorisiert wird, und deren Bildung durch die vorstehend genannten Befehlsguppen auch möglich ist, sind die vorstehend bereits erwähnten Hyperblöcke.

Hyperblöcke zeichnen sich insbesondere dadurch aus, daß bedingte Sprungbefehle unter Anwendung der nachfolgend noch näher beschriebenen sogenannten if-Konversion eliminiert werden.

Bezüglich weiterer Einzelheiten zu den Hyperblöcken, anderen Befehls-Blöcken und damit in Zusammenhang stehenden Themen wird auf

- Wen-Mei W. Hwu et al.: "Compiler Technology for Future Microprocessors", Invited Paper in Proceedings of the IEEE, Vol. 83 (12), Dezember 1995, Special Issue on Microprocessors, Seiten 1625 bis 1640,
- Henk Neefs, Jan von Campenhout: "A Microarchitecture for a Fixed Length Block Structured Instruction Set Architecture", Proceedings of the Eighth IASTED International Conference on Parallel and Distributed Computing and Systems, Seiten 38 bis 42, IASTED/ACTA Press, 1996, und
- Richard H. Littin, J. A. David McWha, Murray W. Pearson, John G. Cleary: "Block Based Execution and Task Level Parallelism", in: John Morris (Ed.), "Computer Architecture 98", Proceedings of the 3rd Australasian Computer Architecture Conference, ACAC'98, Perth, 2–3 February 1998, Australian Computer Science Communications, Vol. 20, No. 4, Seiten 57 bis 66, Springer, Singapore,

5

10

15

20

25

verwiesen.

Die vorstehend erwähnten unkonditionierten Befehle sind Befehle zur bedingungslosen Bearbeitung von Daten einschließlich der Kopie von Daten von einem Speicherbereich in einen anderen (von einem Register in ein anderes). Diese Befehle werden im folgenden als normale Befehle bezeichnet. Sie umfassen arithmetische und logische Verknüpfungen zwischen Daten zu neuen Werten und die sogenannten Move-Befehle zur Kopie von Registerinhalten. Das allgemeine Format dieser Befehle lautet: <Mnemonic> <Ziel-Register>, <Quellen-Register 1>, <Quellen-Register 2>. Zur Durchführung der durch einen solchen Befehl spezifizierten Operation wird normalerweise eine arithmetische Einheit des Hardware-Blocks benötigt.

30

Die konditionierten Befehle sind Befehle zur Bearbeitung von Daten bei Vorliegen einer bestimmten Bedingung (Kondition). Die durch diese Befehle auszuführenden Aktionen entsprechen den durch die normalen Befehle ausführbaren Aktionen, wobei die Ausführung der betreffenden Aktionen jedoch von einer vorbestimmten Bedingung abhängt. Ist die Bedingung erfüllt, wird die durch den Befehl spezifizierte Aktion ausgeführt, andernfalls wird nichts ausgeführt (der betreffende Befehl wirkt dann wie ein NOP-Befehl). Diese Befehle werden im folgenden als bedingte Befehle bezeichnet. Das allgemeine Format dieser Befehle lautet: <Mnemonic>p <Ziel-Register>, <Quellen-Register 1>, <Quellen-Register 2> <p-Flag>, wobei durch das "p" am Ende des Mnemonic die Abhängigkeit der Befehlausführung von einer Bedingung signalisiert wird, und wobei die Bedingung durch einen bestimmten Zustand eines bestimmten Flags (des "p-Flag") definiert wird. Zur Durchführung der durch einen solchen Befehl spezifizierten Operation wird normalerweise eine arithmetische Einheit des Hardware-Blocks benötigt; zur Überprüfung der Bedingung wird eine Vergleichs-Einheit benötigt, deren Ausgang mit dem Steuereingang der arithmetischen Einheit verbindbar ist.

35

40

45

Die Predicate-Befehle sind Befehle zur Festlegung des Zustandes des in den bedingten Befehlen verwendeten Bedingungs-Flags (des p-Flags). Die Festlegung erfolgt dabei während des Programmablaufs basierend auf einem Vergleich von zwei Daten. Diese Befehle werden im folgenden als pxx-Befehle bezeichnet. Das allgemeine Format dieser Befehle lautet: pxx <Quellen-Register 1>, <Quellen-Register 2>, <p-Flag>, wobei xx die durchzuführende Vergleichsoperation spezifiziert und durch gt (größer als), ge (größer oder gleich), eq (gleich), ne (ungleich), le (kleiner oder gleich) oder lt (kleiner als) zu ersetzen ist. Die pxx-Befehle sind mit den üblichen Branch-Befehlen vergleichbar und dienen zum Ersatz derselben durch die Anwendung der sogenannten if-Konversion (siehe hierzu den vorstehend bereits erwähnten Aufsatz von Wen-Mei W. Hwu et al.).

50

Die Loop-Befehle sind zur Schleifenwiederholung dienende Befehle am Ende eines Hyperblocks. Sie veranlassen einen Rücksprung an den Anfang des betreffenden Hyperblocks, falls eine im Befehl spezifizierte Bedingung erfüllt ist; sie können die Generierung eines READY-Signals veranlassen, wenn die Bedingung nicht mehr erfüllt ist. Die Bedingung ist durch ein bestimmtes Ergebnis einer Vergleichsoperation definiert. Das allgemeine Format dieser Befehle lautet: loopxx <Quellen-Register 1>, <Quellen-Register 2>, wobei xx die durchzuführende Vergleichsoperation spezifiziert.

55

Wie aus den Formaten der genannten Befehlstypen ersichtlich ist, werden als Daten- und/oder Signalquellen und Daten- und/oder Signalziele jeweils Register verwendet. Dies erweist sich bei Verwendung von Hardware-Blöcken nach Art der Fig. 12 als besonders vorteilhaft, weil auf die Register (das register file 44) besonders effizient zugegriffen werden kann. Prinzipiell könnten aber auch Befehle zugelassen werden, deren Daten- und/oder Signalquellen und Daten- und/oder Signalziele keine Register sind.

60

65

Viele Programme oder wenigstens große Teile von diesen können unter ausschließlicher Verwendung der vorstehend erläuterten Befehls-Typen geschrieben oder in solche Programme übersetzt werden und mithin vollständig in einen Hardware-Block der in der Fig. 12 gezeigten Art zur Ausführung gebracht werden. Die Verwendung derartiger Hardware-Blöcke in programmgesteuerten Einheiten kann deren Leistungsfähigkeit daher erheblich steigern. Hardware-Blöcke der in der Fig. 12 gezeigten Art können jedoch auch außerhalb programmgesteuerter Einheiten als eigenständige

# DE 198 43 640 A 1

Einrichtungen zum Einsatz kommen und dann ebenfalls basierend auf Befehlen oder Befehlsströmen konfiguriert werden.

Im folgenden wird nunmehr die Konfigurierung eines Hardware-Blocks beschrieben, durch welche dieser durch Befehle oder Befehlsfolgen vorgegebene arithmetische und/oder logische Operationen oder Operationsfolgen ausführen kann.

Der Hardware-Block, genauer gesagt dessen Teileinheiten (arithmetische Einheiten, Vergleichs-Einheiten, Multiplixer, Demultiplexer . . .) und die Verbindungen zwischen den Teileinheiten werden im betrachteten Beispiel durch die gewünschte Konfiguration repräsentierenden Konfigurations-Daten (Konfigurations-Bits) konfiguriert. Dementsprechend ist es die Aufgabe des nachfolgend beschriebenen Konfigurations-Verfahrens, die Konfigurations-Daten bzw. einen diese enthaltenden Bitstrom basierend auf den der Hardware-Block-Konfiguration zugrundezulegenden Befehlen oder Befehlsfolgen zu generieren oder zu variieren.

Im betrachteten Beispiel wird davon ausgegangen, daß ausschließlich die vorstehend genannten Typen von Befehlen, d. h. normale Befehle, bedingte Befehle, pxx-Befehle und loopxx-Befehle umgesetzt werden; andere Befehle müssen anderweitig ausgeführt werden, beispielsweise durch die Ausführungseinheit einer herkömmlichen programmgesteuerten Einheit.

Für die Umsetzung der umsetzbaren Befehle in entsprechende Hardware-Block-Strukturen kann es sich als vorteilhaft erweisen, wenn die Befehle von Haus aus ein in den Fig. 1A (normale Befehle), 1B (bedingte Befehle), 1C (pxx-Befehle), und 1D (loopxx-Befehle) beispielhaft veranschaulichtes einheitliches Format aufweisen oder durch einen Decoder in ein solches Format gebracht werden.

Insbesondere wenn die Teileinheiten des Hardware-Blocks konfigurierbar sind, werden diesen (physischen) Teileinheiten logische bzw. virtuelle Einheiten zugeordnet, wobei die virtuellen Einheiten die verschiedenen Funktionen der physischen Teileinheiten angeben. Der physischen Teileinheit "erste arithmetische Einheit AU1" können – sofern diese konfigurierbar ist – beispielsweise die virtuellen Einheiten Addierer, Subtrahierer etc. zugeordnet sein. Eine virtuelle Einheit ist genau einer physikalischen Teileinheit zugeordnet, aber einer physikalischen Teileinheit können mehrere virtuelle Einheiten zugeordnet sein. Sämtliche virtuellen Einheiten werden vorzugsweise in einer Tabelle oder Liste verwaltet. Die jeweiligen Einträge enthalten neben Informationen zu den virtuellen Einheiten selbst auch Information darüber, welcher physikalischen Teileinheit die jeweiligen virtuellen Einheiten zugeordnet sind, über welche Konfigurations-Bits und wie diese physikalische Teileinheit gegebenenfalls konfiguriert werden muß, um ihr die durch die virtuelle Einheit repräsentierte Funktion zu verleihen.

Vorzugsweise wird ein kompletter Hyperblock in eine Hardware-Block-Struktur umgesetzt.

Die Umsetzung eines Befehls in eine Hardware-Block-Strukturinformationen erfolgt im wesentlichen in drei Phasen.

In der ersten Phase wird zunächst ermittelt, welcher Typ von virtueller Einheit (Addierer, Subtrahierer, Multiplizierer . . .) zur Ausführung der betreffenden Instruktion benötigt wird, und ob eine solche virtuelle Einheit noch verfügbar ist. Ist noch eine virtuelle Einheit des benötigten Typs frei, so wird diese oder eine von diesen zur Ausführung der betreffenden Instruktion ausgewählt. Sodann erfolgen die Konfiguration oder deren Vorbereitung und eine Reservierung der der ausgewählten virtuellen Einheit zugeordneten physikalischen Teileinheit. Zur Konfiguration werden einfach die der betreffenden physikalischen Teileinheit zugeordneten Konfigurations-Bits gesetzt oder zurückgesetzt; dies bereitet keine Schwierigkeiten, denn die Informationen, welcher physikalischen Teileinheit die ausgewählte virtuelle Einheit zugeordnet ist, über welche Konfigurations-Bits und wie diese physikalische Teileinheit gegebenenfalls zu konfigurieren ist, werden ja zusammen mit der virtuellen Einheit verwaltet. Die Reservierung der der ausgewählten virtuellen Einheit zugeordneten physikalischen Teileinheit ist notwendig, um zu verhindern, daß die betreffende physikalische Teileinheit mehrfach verwendet werden kann. Im betrachteten Beispiel wird dies dadurch bewerkstelligt, daß nach jeder Vergabe einer physikalischen Teileinheit für einen bestimmten Zweck sämtliche virtuellen Einheiten, die der betreffenden physikalischen Teileinheit zugeordnet sind, gesperrt werden.

Bei pxx-Befehlen kann es je nach dem Aufbau des Hardware-Blocks erforderlich sein, abhängig vom p-Flag eine ganz bestimmte physikalische Teileinheit (Vergleichs-Einheit) auszuwählen.

Bei bedingten Befehlen wirkt sich das p-Flag nur dann auf die Auswahl der virtuellen/physikalischen Einheit(en) aus, wenn bestimmte Instruktionen nur mit bestimmten Flags möglich sind, also keine vollständige Orthogonalität in dem Teilbefehlssatz für bedingte Befehle vorhanden ist.

In der zweiten Phase der Hardware-Block-Konfiguration werden die den ausgewählten physikalischen Teileinheiten vor- und/oder nachgeschalteten Multiplexer konfiguriert, um die Daten- und/oder Signalquellen und die Daten- und/oder Signalziele entsprechend den Festlegungen in den umzusetzenden Instruktionen einzustellen. Die Multiplexer und das Format der umzusetzenden Instruktionen sind im Idealfall so aneinander angepaßt, daß die die Daten- und/oder Signalquellen und die die Daten- und/oder Signalziele festlegenden Teile der Instruktionen unverändert als die die Multiplexer konfigurierenden Konfigurations-Bits übernommen werden können. Ist dies – aus welchem Grund auch immer – nicht möglich, können die die Multiplexer konfigurierenden Konfigurations-Bits beispielsweise einer Tabelle entnommen werden, in welcher die Zuordnung zwischen den die Daten- und/oder Signalquellen und die Daten- und/oder Signalziele festlegenden Teilen der Instruktionen und den die Multiplexer konfigurierenden Konfigurations-Bits gespeichert ist. Die Konfiguration, die erforderlich ist, um eine Verbindung zu einer bestimmten Daten- und/oder Signalquelle und/oder zu einem bestimmten Daten- und/oder Signalziel herzustellen, ist vorzugsweise für alle Multiplexer gleich.

Eine gesonderte Behandlung ist notwendig, wenn die der auszuführenden Operation zugrundezulegenden Daten zumindest teilweise aus einer im Instruktions-Code enthaltenen Konstanten bestehen. Dann muß

- ein freies (Konstanten-)Register gesucht werden,
- dieses Register als Daten- und/oder Signalquelle verwendet werden, und
- die im Instruktions-Code enthaltene Konstante vor der Inbetriebnahme des UCB in das ausgewählte Register eingeschrieben werden.

# DE 198 43 640 A 1

Im betrachteten Beispiel wird vorab überprüft, ob die betreffende Konstante schon in einem (Konstanten-)Register gespeichert ist. Ergibt sich dabei, daß bereits ein die Konstante enthaltendes (Konstanten-)Register existiert, so wird dieses schon existierende (Konstanten-)Register als Daten- und/oder Signalquelle verwendet.

Zu beachten ist ferner, daß die umzusetzenden Instruktionen unterschiedlich viele Daten- und/oder Signalquellen und Daten- und/oder Signalziele aufweisen und/oder von Bedingungen abhängen und insofern eine Sonderbehandlung der einzelnen Instruktionen erforderlich ist.

Als Daten- und/oder Signalziel verwendete Register werden übrigens als belegt markiert, da innerhalb eines Hyperblocks keine Zweitbelegung zulässig ist und durch ein sogenanntes (Runtime) Register Renaming, einer aus superskalaren Architekturen bekannten Technologie, verhindert werden muß.

Nach dieser (für alle Befehle gemeinsamen) zweiten Phase werden für einzelne Befehlstypen spezielle Teilschritte eingefügt, die sich aus den jeweiligen Besonderheiten ergeben.

Unter anderem muß bei bedingten Befehlen die das Vorliegen der Bedingung überprüfende Vergleichs-Einheit ermittelt werden und deren Ausgangssignal über den zugehörigen Demultiplexer auf die die Operation ausführende arithmetische Einheit geschaltet werden. Ferner ist zu berücksichtigen, welcher Art die Bedingung ist.

Bei bedingten Move-Befehlen ist zusätzlich dafür Sorge zu tragen, daß der Inhalt des Zielregisters bei Nicht-Ausführung des Befehls nicht verändert wird.

Nach der zweiten Phase der Hardware-Block-Konfigurierung könnte diese beendet und der Hardware-Block gestartet werden. Dies geschieht vorzugsweise jedoch erst nach der Ausführung der nachfolgend beschriebenen dritten Phase.

In dieser dritten Phase der Hardware-Block-Konfigurierung wird ein sogenanntes data forwarding realisiert. Dabei werden als Daten- und/oder Signalquellen nicht nur die in den Instruktionen angegebenen Daten- und/oder Signalquellen verwendet, sondern nach Möglichkeit die physikalische Teileinheit, die die betreffende Daten- und/oder Signalquelle innerhalb des jeweiligen Hyperblocks zuvor zu beschreiben hatte. Dies erweist sich in zweifacher Hinsicht als vorteilhaft: einerseits, weil eventuell weniger Register benötigt werden (wenn die in der Instruktion angegebene Daten- und/oder Signalquelle nicht als solche verwendet wird, muß sie auch nicht beschrieben werden und kann gegebenenfalls ganz weggelassen werden), und andererseits, weil die benötigten Daten bei Abholung von der diese erzeugenden Teileinheit (beispielsweise einer arithmetischen Einheit) früher verfügbar sind als wenn sie zuerst in ein Register geschrieben und von dort abgeholt werden müssen. Das data forwarding kann bei allen Befehlen zur Anwendung kommen und erweist sich im Durchschnitt als enormer Vorteil.

Das soeben kurz in Worten beschriebene Verfahren läßt sich auch durch dessen softwaremäßige und dessen hardwaremäßige Realisierungsmöglichkeiten und in mathematischer Notation veranschaulichen.

Zunächst soll eine softwaremäßige Realisierung in einer C++-ähnlichen Darstellung beschrieben werden. Im betrachteten Beispiel erfolgt die Verwaltung der Informationen zu den Hardware-Block-Konfigurationsdaten durch Klassen.

Die Klasse für eine virtuelle Einheit wird im betrachteten Beispiel folgendermaßen definiert:

5

10

15

20

25

30

35

40

45

50

55

60

65

# DE 198 43 640 A 1

```
class c1VirtualUnit {
    private: unsigned int uiPhysicalPartNumber;
    5           unsigned int uiMnemonicType;
    BOOL bIsConfigurable;
    unsigned int uiConfBits;
    10          unsigned int uiConfBitsIndex;
    BOOL bTwoSourceRegs;
    unsigned int uiSrcMultiplexNumber[2];
    15          unsigned int uiSrcMultiplexIndex[2];
    BOOL bDestinationReg;
    unsigned int uiDestMultiplexNumber;
    20          unsigned int uiDestMultiplexIndex;
    BOOL bIsUsed;
    BOOL bSecondPIsused;
    25          BOOL bIsConstantRegister;
    unsigned int uiConstantIndex;
    unsigned int uiConstantValue;

    30 public:  unsigned int uiGetPartNumber( void );
    unsigned int uiGetMnemonicType( void );
    BOOL bIsUnitConfigurable( void );
    35          unsigned int uiGetConfBits( void );
    unsigned int uiGetConfBitsIndex( void );
    BOOL bHasTwoSourceRegs( void );
    40          unsigned int uiGetSrcMultiplexNumber
                    ( unsigned int );
    unsigned int uiGetSrcMultiplexIndex
    45          ( unsigned int );
    BOOL bHasDestinationReg( void );
    unsigned int uiGetDestMultiplexNumber( void );
    50          unsigned int uiGetDestMultiplexIndex( void );
    void vFreePart( void );
    BOOL bMarkUsedPart( void );
    55          BOOL bMarkSecondUsedFlag( void );
    BOOL bGetIsUsed( void );
    BOOL bGetIsUsedSecondFlag( void );
    60          BOOL bIsConstantRegister( void );
    BOOL bSetConstantValue( void );
    unsigned int uiGetConstantValue( void );
    65          unsigned int uiGetConstantIndex( void );
}
```

Die in der Klasse enthaltenen Daten und Methoden dienen zur Modellierung einer Mikroarchitektur.

# DE 198 43 640 A 1

Von den Daten bedeuten:		
uiPhysicalPartNumber: Diese Variable enthält eine eindeutige Nummer für die physikalische Teileinheit innerhalb des Hardware-Blocks.		
uiMnemonicType: Diese Variable enthält in codierter Form den Verknüpfungstyp, der zu der jeweiligen virtuellen Einheit gehört.	5	
bIsConfigurable: Dieses Flag zeigt an, ob die zugehörige physikalische Teileinheit konfiguriert werden muß, um diese virtuelle Einheit zu erhalten.		
uiConfBits: Falls bIsConfigurable == TRUE ist, werden hier die zugehörigen Konfigurationsbits gespeichert, um die physikalische Teileinheit für exakt diese Funktion zu konfigurieren.	10	
uiConfBitsIndex: Falls bIsConfigurable == TRUE ist, wird der Index zur Speicherung der Konfigurationsbits im Bitstrom an dieser Stelle gespeichert.	10	
bTwoSourceRegs: Dieses Flag wird auf TRUE gesetzt, falls für den betreffenden Befehl zwei Sourceregister angegeben werden müssen, ansonsten auf FALSE.		
uiSrcMultiplexNumber[2]: Bei zwei Sourceregistern werden die physikalischen Nummern der zugehörigen Multiplexer in dieser Variablen gespeichert, gegebenenfalls ist nur die Variable mit dem Index 0 gültig.	15	
uiSrcMultiplexIndex[2]: Hier werden die Indizes der Multiplexer für die Sourceregister gespeichert.		
bDestinationReg: Dieses Flag wird auf TRUE gesetzt, falls für den betreffenden Befehl ein Destinationregister (nicht - flag!) angegeben werden muß, ansonsten auf FALSE.		
uiDestMultiplexNumber: Hier wird die physikalische Nummer des zugehörigen Multiplexers für das Zielregister gespeichert.	20	
uiDestMultiplexIndex: Hier wird der Index des Multiplexer für das Destinationregister gespeichert.		
bIsUsed: In diesem Flag wird gespeichert, ob diese virtuelle (und damit zugleich die physikalische) Teileinheit benutzt wurde. Ein Setzen dieses Flags auf TRUE bedeutet, daß diese Teileinheit nicht mehr genutzt werden kann (außer bei den bedingten Move-Befehlen (movep)).		
bSecondPIsUsed: Für den Sonderfall der movep-Befehle wird in diesem Flag die zweite Nutzung eines p-Flags einschließlich des Vergleichs gespeichert. Sind bIsUsed und bSecondPIsUsed auf TRUE gesetzt, ist der dynamische Wegmultiplexer (AU), auf den ein movep-Befehl abgebildet wird, zur weiteren Nutzung gesperrt.	25	
bIsConstantRegister: Dieses Flag zeigt an, daß die physikalische Teileinheit einem Konstantenregister entspricht (TRUE) oder nicht (FALSE).		
uiConstantIndex: Im Fall eines Konstantenregisters muß der Wert der Konstanten, der gespeichert und genutzt werden soll, im Bitstrom eingetragen werden. In diesem Fall ist der Index im Bitstrom in dieser Variablen gespeichert.	30	
uiConstantValue: Der Wert, der im Konstantenregister gespeichert wird, wird für weitere Vergleiche zusätzlich in dieser Variablen der Instanz gespeichert.		
Die in einer Instanz dieser Klasse auftretenden Variablen müssen alle zum Zeitpunkt des Starts der Konfiguration belegt werden. Hierzu werden hier nicht explizit aufgeführte Methoden benutzt, die im Konstruktor einer nachfolgend erläuterten Configurable-Block- bzw. CB-Klasse genutzt werden, um alle für die Umsetzung notwendigen Informationen in die Instanz zu schreiben und zugleich die Flags bIsUsed und bSecondPIsUsed auf FALSE zu setzen. Während der Lebenszeit dieser Instanz ändern sich dann nur noch diese beiden Flags, die über vordefinierte Methoden mit dem Wert TRUE bzw. FALSE belegbar sind, sowie – im Fall eines Konstantenregisters – die Variable uiConstantValue, in der der aktuelle Wert des Registers für weitere Vergleiche zwischengespeichert wird.	35	
Von den Methoden der vorstehend definierten Klasse für die virtuellen Einheiten bedeuten:		
unsigned int uiGetPartNumber(void): Diese Methode gestattet den lesenden Zugriff auf die Nummer der zur virtuellen Teileinheit gehörenden physikalischen Teileinheit; die Nummer wird als Rückgabewert zurückgeliefert.		
unsigned int uiGetMnemonicType(void): Diese Methode gestattet den lesenden Zugriff auf Mnemonic, der in der virtuellen Einheit implementiert werden kann.	45	
BOOL bIsUnitConfigurable(void): Diese Methode liefert TRUE, falls die physikalische Teileinheit konfiguriert werden muß. Unter diesen Umständen sind die Einträge in uiConf-Bits und uiConfBitsIndex gültig und können mit den folgenden Methoden uiGetConfBits() und uiGetConfBitsIndex() erhalten werden. Ferner müssen alle anderen virtuellen Teileinheiten, die zur gleichen physikalischen Einheit gehören, ebenfalls gesperrt werden. Für den Rückgabewert FALSE hingegen sind virtuelle und physikalische Einheit identisch.		
unsigned int uiGetConfBits(void): Durch diese Methode werden die Konfigurationsbits gelesen und als Rückgabewert zurückgeliefert. Diese Werte sind nur gültig, wenn bIsConfigurable den Wert TRUE besitzt.	50	
unsigned int uiGetConfBitsIndex(void): Durch diese Methode wird der Index im Bitstrom für die Konfigurationsbits gelesen und als Rückgabewert zurückgeliefert. Dieser Wert ist nur gültig, wenn bIsConfigurable den Wert TRUE besitzt.		
BOOL bHasTwoSourceRegs(void): Ein Aufruf dieser Methode liefert den Wert TRUE, falls diese Operation zwei Sourceregister besitzt und diese in die entsprechenden Multiplexer einzutragen sind, ansonsten den Wert FALSE.	55	
unsigned int uiGetSrcMultiplexNumber(unsigned int): Diese Methode liefert die Nummer der physikalischen Teileinheit, die den Multiplexer für die Sourceregister darstellt. Aufrufparameter ist der Index in dem Array von 2 Einträgen, wobei der Index 1 nur gültige Werte liefert, falls das Flag bHasTwoSourceRegs den Wert TRUE besitzt.		
unsigned int uiGetSrcMultiplexIndex(unsigned int): Diese Methode liefert den Index zum Eintrag in den Bitstrom, um die Konfigurierung des Multiplexers für die Sourceregister vornehmen zu können. Aufrufparameter ist der Index in dem Array von 2 Einträgen, wobei der Index 1 nur gültige Werte liefert, falls das Flag bHasTwoSource-Regs den Wert TRUE besitzt.	60	
BOOL bHasDestinationReg(void): Ein Aufruf dieser Methode liefert den Wert TRUE, falls diese Operation ein Destinationregister besitzt und dies in den entsprechenden Multiplexer einzutragen ist, ansonsten den Wert FALSE.		
unsigned int uiGetDestMultiplexNumber(void): Diese Methode liefert die Nummer der physikalischen Teileinheit, die den Multiplexer für das Destinationregister darstellt. Der Rückgabewert ist nur gültig, falls das Flag bHas-Destination-Reg den Wert TRUE besitzt.	65	

# DE 198 43 640 A 1

unsigned int uiGetDestMultiplexIndex(void): Diese Methode liefert den Index zum Eintrag in den Bitstrom, um die Konfigurierung des Multiplexers für das Destinationregister vornehmen zu können. Der Rückgabewert ist nur gültig, falls das Flag bHasDestinationReg den Wert TRUE besitzt.

void vFreePart(void): Diese Methode löscht alle Belegungsflags, indem diese mit dem Wert FALSE belegt werden.

5 Hierin erfolgt also ein schreibender Zugriff auf die Flags.

BOOL bMarkUsedPart(void): Das Belegtflag bIsUsed wird über diese Methode auf TRUE gesetzt. Rückgabewert ist TRUE, falls die Operation erfolgreich war, FALSE, falls dieses Element bereits belegt war.

BOOL bMarkSecondUsedFlag(void): Das zweite Belegtflag bSecondPIsUsed wird entsprechend auf TRUE gesetzt. Rückgabewert ist auch hier TRUE, falls die Operation erfolgreich war, FALSE, falls dieses Element bereits belegt war.

10 BOOL bGetIsUsed(void): Diese Methode liefert als Rückgabewert den Wert der Variablen bIsUsed.

BOOL bGetIsUsedSecondFlag(void): Diese Methode liefert als Rückgabewert den Wert der Variablen bSecondPIsUsed.

BOOL bIsConstantRegister(void): Diese Methode gibt TRUE zurück, falls die virtuelle Teileinheit einem Konstantenregister entspricht, ansonsten FALSE.

15 BOOL bSetConstantValue(void): Mit Hilfe dieser Methode kann der aktuelle Konstantenwert in der Variablen uiConstantValue gespeichert werden, falls diese virtuelle Einheit einem Konstantenregister entspricht und dieses bisher noch nicht belegt wurde. Rückgabewert ist TRUE für Erfolg, FALSE sonst.

unsigned int uiGetConstantvalue(void): Mit Hilfe dieser Methode wird der gespeicherte Konstantenwert zurückgegeben.

unsigned int uiGetConstantIndex(void): Der Index in den Bitstrom, der für die Speicherung des Konstantenwerts dort notwendig ist, wird über diese Methode erhalten.

20 Für die Modellierung eines Hardware-Blocks (CBs) wird eine zweite Klasse definiert, die u. a. Instanzen der Klasse clvirtualUnit sowie weitere Variablen und Methoden enthält. Zur Vereinfachung wird eine Speicherung der Elemente in einem statischen Array angenommen; eine verkettete Liste ist natürlich ebenfalls denkbar. Es sei an dieser Stelle angemerkt, daß für die hier angegebenen Klassen nur ein Teil der Methoden dargestellt wird.

25

30

35

40

45

50

55

60

65

# DE 198 43 640 A 1

```

class clCB
{
private: BITFIELD *clbitfield;                                5
        class clVirtualUnit clArrayVirtualUnits
                        [NUM_OF_PARTS];                         10

public:  clCB( );
         void vSetupBitfield( BITFIELD * );
         void vFreeAll( void );
         BOOL bDoAllPhase_1_Parts
                         ( unsigned int, BITFIELD * )           15
         BOOL bDoCommonPhase_2_Parts( unsigned int,
                                       BITFIELD *,
                                       unsigned int,                           20
                                       unsigned int,
                                       unsigned int,
                                       unsigned int );                         25
         void vDataForwarding( unsigned int, unsigned int );      30
         void vCopyBitfield( BITFIELD *, BITFIELD * );
         unsigned int uiGetMuxCode( unsigned int,                  35
                                     unsigned int );
         unsigned int uiGetRegPartNumFromCode
                         ( unsigned int );                      40
         unsigned int uiGetPartNumFromFlag
                         ( unsigned int );
         unsigned int uiGetIndexFromNum( unsigned int );          45
         unsigned int uiGetPartNumFromBitfield
                         ( unsigned int );
         void vSetBitfield( unsigned int, unsigned int,           50
                            unsigned int );};


```

Die Variablen und Methoden der Klasse clCB bedeuten im einzelnen:

BITFIELD \*clBitfield: Diese Variable entspricht dem zu generierenden Bitstrom für eine Laufzeitkonfiguration des CB.  
 class clVirtualUnit clArrayVirtualUnits[NUM\_OF\_PARTS]: Dieses Array von Instanzen der Klasse clVirtualUnit enthält alle Informationen für alle virtuellen Einheiten und somit auch für alle physikalischen Teileinheiten.

clCB(): Dieser Konstruktor wurde aufgeführt, um zu verdeutlichen, worin die Aufgaben dieser Klasse bestehen. In einer Startphase müssen sowohl das Bitfeld als auch alle Instanzen der Klasse clVirtualUnit, die im Array clArrayVirtualUnits[] zusammengefaßt werden, initialisiert werden. Zur Initialisierung der Klasseninstanzen zählen insbesondere das Beschreiben aller Konfigurationsdaten sowie das Rücksetzen aller Flags, um in der Betriebsphase auf die notwendigen Daten lesend zugreifen zu können.

void vSetupBitfield(BITFIELD \*): In dieser Methode wird das Bitfeld mit allen Vorbelegungen versorgt.

void vFreeAll(void): Diese Methode wird zum Löschen aller Belegflags in dem Array clArrayVirtualUnits aufgerufen.

BOOL bDoAllPhase\_1\_Parts(unsigned int, BITFIELD \*): In dieser Methode sind alle Teile zur Phase 1 zusammengefaßt. Sie wird aufgerufen, nachdem eine freie Teileinheit zur Aufnahme des Mnemonics gefunden wurde und enthält die Markierung aller zugehörigen virtuellen Einheiten als besetzt, Bestimmung der Konfigurationsbits und des Index in den

# DE 198 43 640 A 1

Bitstrom und Eintragung in einen temporären Bitstrom. Parameter sind der Index in dem Array der virtuellen Einheiten und der Zeiger auf den temporären Bitstrom. Der Rückgabewert TRUE zeigt eine erfolgreiche Phase 1 an, FALSE den Mißerfolg (etwa durch nicht ausreichende Netzressourcen).

5    BOOL bDoCommonPhase\_2\_Parts(unsigned int, BITFIELD \*, unsigned int, unsigned int, unsigned int): Diese Methode faßt die für alle Befehlsgruppen gemeinsamen Methoden zusammen. Hierzu zählen die Einträge für die Source- und Destinationregister einschließlich der Behandlung der Konstanten als Eingabewerte. Rückgabewert ist TRUE für Erfolg und FALSE für Mißerfolg.

10   void vDataForwarding(unsigned int, unsigned int): Die Berechnung des Data Forwarding mit allen zugehörigen Methoden ist in dieser Methode integriert. Die Vorgehensweise betrifft die Sourceregister, deren physikalische Nummer in den Parametern übergeben werden. Unter Nutzung weiterer Methoden wird ermittelt, ob ein Sourceregister bereits ein früheres Destinationregister war. Ist dies der Fall, wird die letzte berechnende AU aus dem Bitstrom ermittelt und anstelle des Registers eingetragen.

15   void vCopyBitfield(BITFIELD \*, BITFIELD \*): Diese Methode verknüpft die Eintragung in dem zweiten Bitstrom mittels ODER mit denen des ersten und speichert das Ergebnis im ersten Bitstrom. Hierdurch wird das temporäre Zwischenergebnis im zur späteren Konfiguration berechneten Bitstrom gespeichert.

20   unsigned int uiGetMuxCode(unsigned int, unsigned int): Diese Methode berechnet die Konfigurationsbits, die für einen Multiplexer in den Bitstrom zu laden sind, um als Quelle eine physikalische Teileinheit auszuwählen. Parameter dieser Methode sind die physikalische Nummer des Multiplexers sowie der Quelleinheit. Diese Methode ist unbedingt notwendig zur Konfiguration, da in der Beschreibung der virtuellen Einheiten zwar der Index des Eintrags, nicht jedoch der Eintrag selbst gespeichert wird. Diese Methode kann für ein vollständiges Netzwerk als tabellengestützte Umrechnung gegebenenfalls ohne Berücksichtigung der Multiplexernummer implementiert sein, da in diesem Fall alle Multiplexer auf einheitliche Weise konfigurierbar sind. Für partielle Netzwerke muß hier größerer Aufwand betrieben werden, insbesondere kann eine Vernetzung unmöglich sein. Rückgabewerte sind die Konfigurationsbits im Erfolgsfall bzw. eine sonst ungenutzte Codierung für den Fall des Mißerfolgs.

25   unsigned int uiGetRegPartNumFromCode(unsigned int): Diese Methode berechnet die Nummer der Teileinheit aus dem Code in der Instruktion. Dies kann naturgemäß nur für Register erfolgen, wobei im Fall einer Konstanten die beschriebene Vorgehensweise in dieser Methode integriert ist, die zur Speicherung der Konstanten und zur Rückgabe der physikalischen Nummer des Konstantenregisters führt. Rückgabewerte sind die Nummer der Teileinheit im Erfolgsfall, ansonsten eine nicht benutzte Kennung für den Mißerfolg.

30   unsigned int uiGetPartNumFromFlag(unsigned int): Für die Umrechnung einer Flagnummer in die Nummer der physikalischen Teileinheit ist diese Methode zuständig. Aufrufparameter ist das p-Feld in dem Instruktionsformat, Rückgabewert die Teileinheitsnummer oder eine besondere Kennung im Fall des Mißerfolgs.

35   unsigned int uiGetIndexFromNum(unsigned int): Mit Hilfe dieser Methode wird der Index in den Bitstrom für eine Teileinheit mit bekannter physikalischer Nummer (als Parameter) berechnet und zurückgegeben. Diese Berechnung kann in Tabellenform erfolgen.

40   unsigned int uiGetPartNumFremBilfield(unsigned int): Diese Methode liest den Eintrag in dem Bitfeld an dem als Parameter übergebenen Index und rechnet die erhaltene Konfigurationsmaske in die physikalische Nummer der Teileinheit zurück, die als Ergebnis zurückgegeben wird. uiGetPartNumFromBitfield wird im Data Forwarding eingesetzt, wo der Datenweg von einem früheren Zielregister auf die das Ergebnis bestimmende Teileinheit zurückverfolgt wird, damit die Daten vorzeitig verwendbar sind.

45   void vSetBitfield(unsigned int, unsigned int, unsigned int): Diese Methode wird mit drei Parametern aufgerufen: Der Index der Eintrags, die Länge des Eintrags und die Maske. Der Aufruf bewirkt den Eintrag in dem Bitfeld an der entsprechenden Stelle.

Mit den vorstehend genannten und erläuterten Variablen und Methoden ergibt sich folgender Pseudocode für das Verfahren zur der auf Befehlen oder Befehlsfolgen basierenden Konfigurierung eines Hardware-Blocks der in der Fig. 12 dargestellten Art (für die struktur-prozedurale Programmierung):

50

55

60

65

# DE 198 43 640 A 1

```
unsigned int k;
BITFIELD *clTempBitfield;

// 1. Phase: Bestimmung einer physikalischen Teileinheit zur
// Aufnahme der Verknüpfung.
// mnemonic in uiMem stehend

vSetupBitfield( clTempBitfield );

for( k = 0; k < NUM_OF_PARTS; k++ )
{
    if( clArrayVirtualUnits[k]::uiGetMnemonic() == uiMem
        && clArrayVirtualUnit[k]::bGetIsUsed() == FALSE )
        break;
}

if( k == NUM_OF_PARTS ) // Keine freie Verknüpfung gefunden
    return( FALSE );

// Jetzt wird die freie Teileinheit als besetzt markiert,
// gegebenenfalls eine Konfigurierung bestimmt und in diesem
// Fall auch alle anderen virtuellen Einheiten als besetzt
// markiert. Alle Maskenbits werden in einem temporären
// Bitstrom gespeichert.

if( bDoAllPhase_1_Parts( k, clTempBitfield ) == FALSE )
    return( FALSE );

// Nunmehr beginnt die zweite Phase: Für alle Instruktionen
// werden die beiden, gegebenenfalls ein Sourceregister
// bestimmt und in den Bitstrom eingetragen. Entsprechendes
// erfolgt mit dem Destinationregister, falls vorhanden. Die
// entsprechenden Codierungen aus der Instruktion stehen in
// den Variablen uiSourceReg1, uiSourceReg2 und uiDestReg,
// wobei gegebenenfalls Konstanten als Quellen hier erkennbar
// sind.


```

# DE 198 43 640 A 1

```
if( bDoPhase_2_CommonParts( k, clTempBitfield uiSourceReg1,
    uiSourceReg2, uiDestReg == FALSE )
5   return( FALSE );

    switch( uiMnemonicType )
10  {
    case BEDINGTER_BEFEHL // p-Flag bestimmen, Eintrag für CU
    case MOVEP_BEFEHL:    // spez. erster Eintrag,
                           // zweiter Eintrag möglich
15
}
20 vDoDataForwarding( uiSourceReg1, uiSourceReg2 );

// Die letzte Aktion: Der temporär gespeicherte Bitstromcode
// wird in den eigentlichen Bitstrom kopiert
25

vCopyBitfield( clBitfield, clTempBitfield );
return( TRUE );
30
```

35 Die vorstehende zentrale Routine wird für jede Instruktion, die übersetzbare ist, aufgerufen. Rückgabewert ist TRUE, falls die Umsetzung gelungen ist, ansonsten FALSE. Im letzteren Fall muß die Instruktion im aufrufenden Programm behalten werden, da sie nicht eingefügt wurde, und der Bitstrom kann zur Ausführung geladen werden. Das Ende einer Umsetzung wird also durch das Erschöpfen der Ressourcen angezeigt oder durch eine nicht-übersetzbare Instruktion wie beispielsweise einen Branchbefehl erhalten.

40 Wie vorstehend bereits erwähnt wurde, lässt sich die strukturprozedurale Programmierung nicht nur softwaremäßig, sondern auch hardwaremäßig realisieren. Eine mögliche Ausführungsform einer hardwaremäßigen Realisierung wird nachfolgend unter Bezugnahme auf die Fig. 2 bis 10 erläutert. Dabei wurde versucht, die einzelnen Phasen so weit wie möglich parallel durchlaufen zu lassen.

45 Die bei der softwaremäßigen Realisierung vorkommenden tabellengestützten Umrechnungen werden bei der hardwaremäßigen Realisierung als sogenannte Look-Up-Tables (LUTs) realisiert. LUTs sind dazu ausgelegt, im Ansprechen auf die Eingabe von Daten von diesen abhängende Daten auszugeben. Solche LUTs können beispielsweise durch ein EPROM oder eine andere Speichereinrichtung gebildet werden. Die eingegebenen Daten werden dann als Adresse verwendet, und die ausgegebenen Daten sind die unter dieser Adresse gespeicherten Daten.

50 Für die erste Phase wird eine LUT der in der Fig. 2 veranschaulichten Art verwendet. Diese LUT weist zwei Eingänge (Address, Counter\_Address) und vier Ausgänge (Code, Complementary, Counter\_Up, No\_Entry) auf. Die zwei Eingänge dienen der Addressierung der LUT, wobei die über den einen Eingang (Address) zugeführten Daten und/oder Signale vom zu übersetzenden Code abhängen, und wobei die über den anderen Eingang (Counter\_Address) zugeführten Daten und/oder Signale Zählstände eines durch den Ausgang Counter\_Up hochzählbaren Zählers (Zähler-Arrays) sind. 55 Die Ausgänge dienen zur Ausgabe des übersetzten Codes (Code), von Signalen zum Hochzählen des die Counter\_Address generierenden Zählers oder Zähler-Arrays (Counter\_Up), eines Signals zur Signalisierung für den Fall, daß kein gültiger und freier Eintrag mehr vorliegt (No\_Entry), und eines für die Bearbeitung bedingter Move-Befehle (movep) benötigten Signals (Complementary), wobei sich der übersetzte Code aus Konfigurations-Bits (Config-Bits), einem Konfigurationsindex (Config-Index), und einer Teilenummer (Part-Number) zusammensetzt. Die Look-Up-Table-Einträge haben damit für den ersten Teil das in Fig. 3A gezeigte Format.

60 Der erwähnte Zähler (das Zähler-Array) wird als Markierungsmittel (besetzt, schreibend) verwendet, wobei für jeden Operations-Typen (Addition, Subtraktion . . . ) ein separater Zähler existiert. Der Zählstand der Zähler gibt an, die wie-viele Möglichkeit zur Ausführung des zugeordneten Operations-Typs in Anspruch genommen werden kann. Die Tiefe der Zähler innerhalb dieses Zähler-Arrays hängt von der Anzahl der Möglichkeiten zur Ausführung der betreffenden Operation ab. Sind beispielsweise drei Additionsmöglichkeiten vorhanden, beträgt die Zählertiefe zwei Bit; in der korrespondierenden LUT, die ja von dem Mnemonic-Code und dem Zählerstand adressiert wird, wird dann allerdings an der 4. Stelle (Zählerstand 3) eine NO\_ENTRY-Codierung stehen, um das Fehlen dieser Operation anzuzeigen; ein derartiger LUT-Eintrag ist in Fig. 3B veranschaulicht.

65 Die besagten Zähler sind im betrachteten Beispiel Binärzähler mit asynchronem Reset und Enable. Ein 2-Bit-Binärzähler dieser Art ist im betrachteten Beispiel wie folgt codiert; die Darstellung erfolgt in dem bei DNF(Disjunktive Normal-Form)-Logiken gebräuchlichen DNF-Format. Zähler dieser Art werden im folgenden als Zähler eines ersten Typs bezeichnet.

BIT b0, b1:OUT;

# DE 198 43 640 A 1

```

BIT reset, enable:IN;
BIT clock:IN;
b0 = /b0 * enable + b0 * /enable;
b0.clk = clock;
b0.areset = reset;
b1 = /b1 * b0 * enable + b1 * /b0 * enable + b1 * /enable;
b1.clk = clock;
b1.areset = reset;

```

5

Parallel zu diesen Zählern muß für die bedingten Befehle ein Speicherarray implementiert sein, um den Code des Bedingungsflags speichern zu können. Dies ist, wie vorstehend bereits erläutert wurde, zur Zusammensetzung von Movep-Befehlen notwendig. Da es nur eine CU-Instanz pro Flag geben kann (im Gegensatz zu den AUs gibt es zwar im allgemeinen mehrere Flags, die sich jedoch alle durch die Bezeichnung des Bits unterscheiden), besteht der Binärzähler aus zwei Bits, von denen das erste die Erstbelegung, und das zweite die Komplementärbelegung anzeigt. Die Identifizierung der korrekten CU erfolgt anhand der p-Bits aus dem Befehl.

10

Die 2-Bit-Binärzähler für bedingte Move-Befehle sind im betrachteten Beispiel wie folgt codiert; die Darstellung erfolgt wiederum in dem bei DNF(Disjunktive Normal-Form)-Logiken gebräuchlichen DNF-Format. Zähler dieser Art werden im folgenden als Zähler eines zweiten Typs bezeichnet.

15

```

BIT b0, b1:OUT;
BIT reset, enable:IN;
BIT clock:IN;
b0 = /b0 * enable + b0;
b0.clk = clock;
b0.areset = reset;
b1 = /b1 * b0 * enable + b1;
b1.clk = clock;
b1.areset = reset;

```

20

Für die Fälle, in denen Entscheidungen getroffen werden müssen, die in Datenpfade umgesetzt werden, wird eine spezielle Logik integriert.

25

Für die 1. Phase des Verfahrens zur Hardware-Block-Strukturierung ergibt sich nach alledem die in Fig. 4 gezeigte Realisierung.

30

Für alle Befehle mit Ausnahme der bedingten Movep-Instruktionen wird pro arithmetischer Einheit AU bzw. pro Vergleichs-Einheit CU eine Zählerinstanz nach Art des vorstehend erläuterten Zählers des ersten Typs benötigt. Ein solcher Zähler genügt, da nur ein einfaches Belegt-Signal benötigt wird. Die Movep-Anweisungen hingegen benötigen einen Zähler des zweiten Typs, der in zwei Bits die teilweise (b0) und die vollständige (b1) Belegung signalisiert. Bedingte Movep-Instruktionen, die zum zweiten Mal auf das gleiche Flag referenzieren, müssen dieses in (im Vergleich zur ersten Referenz) invertierter Form vornehmen und werden dann in der entsprechenden AU als zweite Quelle eingetragen, während das erste Quellregister unverändert bleibt. Dieses Verfahren ist in einer LUT integrierbar; Referenzen auf die nicht invertierten Bedingungen werden durch eine No\_Entry-Signalisierung abgebrochen.

35

Die zweite Phase umfaßt die Bestimmung der Register, die für die betreffende Operation als Daten- und/oder Signalquelle(n) und Daten- und/oder Signalziel zu verwenden sind. Dies erfolgt für alle drei möglichen Register in paralleler und weitgehend identischer Form. Die Codierung des jeweiligen Registers innerhalb der Instruktion wird – falls das betreffende Feld einen gültigen Eintrag enthält – durch eine Look-Up-Table in eine Maske für den Bitstrom zusammen mit dem Index in den Bitstrom umgesetzt.

40

Das Blockschaltbild einer Schaltung zur Bestimmung und Codierung der als Daten- und/oder Signalquelle(n) und Daten- und/oder Signalziel zu verwendenden Register ist in Fig. 5 veranschaulicht; die Identifizierung, welche der Register tatsächlich umgesetzt werden (müssen), erfolgt im betrachteten Beispiel durch die Steuerleitungen Source\_Reg\_1, Source\_Reg\_2, und Dest\_Reg (siehe Fig. 4 und 5).

45

Source- und Destinationregister werden unterschiedlich behandelt. Im Fall eines Destinationregisters wird der Eintrag markiert, um eine Zweitbelegung identifizieren zu können (Signal No\_Entry) und um ein Data Forwarding zu triggern. Diese Signale entfallen für Sourceregister. Hier wird eine "straight-forward"-Generierung des Bitstromeintrags durchgeführt, wobei allerdings die Generierung des Codes im Fall einer Konstanten entfällt und auf die nachfolgend beschriebene Stufe verlagert wird.

50

In der Fig. 5 ist markiert, was ausschließlich für Sourceregister und ausschließlich für Destinationregister relevant ist: mit (\*) gekennzeichnete Teile sind nur für Destinationregister bestimmt, und mit (\*\*) gekennzeichnete Teile sind nur für Sourceregister bestimmt.

55

Für eine Konstante, die innerhalb der Codierung anstelle eines Sourceregisters auftreten kann, wird ein paralleler Weg durchgeführt, der die Konstante mit den Inhalten aller Konstantenregister parallel zueinander vergleicht, und – bei Ungleichheit – das nächstfreie Register (Zeigerverwaltung durch einen Zähler) mit der Konstanten belegt und dieses Register als Codierung zurückliefert oder – bei Gleichheit – die Codierung des die Konstante enthaltenden Konstantenregisters als Codierung zurückliefert.

60

Die Look-Up-Table wird zu diesem Zweck so gestaltet, daß sie bei einem positiven Vergleich unmittelbar die Codierungsnr. des betreffenden Registers zum Bitfeld liefert, während im Fall einer Nichtübereinstimmung zusätzlich die Konstante gespeichert und der Registerzähler erhöht wird. Das No\_Entry-Signal wird für den Fall einer Belegung aller Konstanten aktiv und beendet den Algorithmus für einen Instruktionsblock, da die Ressourcen erschöpft sind. Es sollte zudem beachtet werden, daß die Konstantenregister ein Teil des (Main-)Bitstroms sind, da sie aus vorhergehenden Zyklen bereits belegt sein können und zum Laden des Instruktionsblocks benötigt werden.

65

Das Blockschaltbild einer Schaltung zur Zuordnung der Konstantenregister ist in Fig. 6 veranschaulicht. Für Sourceregister wird das bereits mehrfach erwähnte Data Forwarding durchgeführt. Anhand der Eintragung in das

# DE 198 43 640 A 1

Belegtflag des Registers, die anzeigt, daß dieses Register in diesem Zyklus bereits Zielregister war, wird entschieden, ob tatsächlich das Sourceregister oder die Eintragung, die als Quelle für das Zielregister ermittelbar ist, als neue Quelle in den Bitstrom eingetragen wird.

Das Blockschaltbild einer hierzu geeigneten Schaltung ist in Fig. 7 dargestellt.

5 Die im Fig. 7 per LUT durchgeführte Umcodierung der neuen Quelle kann entfallen, falls alle Quellen innerhalb des Netzwerks identisch codiert werden. Dieser Fall, der für ein vollständiges Netzwerk angenommen werden kann, führt dazu, daß die im temporären Bitstrom stehende Eintragung der Quelle für das (frühere) Zielregister als neue Quell-Codierung für die jetzige Operation anstelle des in der Instruktion codierten Quellregisters eingetragen wird. Die Auswahl erfolgt in jedem Fall durch einen über das Signal Is\_Data-Forwarding (siehe Fig. 5) angesteuerten Multiplexer.

10 Führen alle Operationen zum Erfolg (dies ist anhand des Auftretens keiner No\_Entry-Signalisierung erkennbar), wird der temporäre Bitstrom beim Schreibtakt mit dem vorhandenen Hauptbitstrom ODER-verknüpft und in diesen zurückgeschrieben.

Die Fig. 8 und 9 zeigen Blockschaltbilder zum Einschreiben von Konfigurationsdaten in den temporären Bitstrom und in den Hauptbitstrom (main bitstream).

15 Wie aus der Fig. 8 ersichtlich ist, erfolgt das Einschreiben von Konfigurationsdaten in den temporären Bitstrom über sogenannte Cross-Bar-Switches. Cross-Bar-Switches sind allgemein bekannt und bedürfen keiner näheren Erläuterung. Sie leiten die Konfigurationsbits (Config-Bits) an die durch den Config-Index definierten Stellen im temporären Bitstrom, wobei unbelegte Ausgänge des Cross-Bar-Switch mit einem vorbestimmten Wert (beispielsweise "0") belegt sind. Für die mnemonic-basierte Auswahl einer physikalischen Teileinheit, die Konfiguration derselben und die Zuordnung der Source- und Destinationregister zu dieser ist jeweils ein eigener Cross-Bar-Switch gemäß Fig. 8 notwendig.

20 Die Umsetzung des temporären Bitstroms in den Hauptbitstrom (die Überlagerung des Hauptbitstroms durch die Ausgänge der Cross-Bar-Switches erfolgt durch ODER-Gatter OR am Eingang des Hauptbitstroms (siehe Fig. 9)).

25 Die vorstehend beschriebenen Komponenten lassen sich wie in Fig. 10 gezeigt zu einer Anordnung zusammenfügen, die in der Lage ist, aus m-bits, ks1-Bits, ks2-Bits, kd-Bits und p-Bits zusammengesetzte Befehle (siehe Fig. 1A bis 1D) in Konfigurations-Daten zur Konfigurierung eines Hardware-Blocks umzusetzen und diese Daten in einen zur Konfigurierung des Hardware-Blocks verwendbaren Bitstrom einzuschreiben.

Abschließend wird die angestrebte Umsetzung (die struktur-prozedurale Programmierung) auch noch in mathematischer Notation angegeben.

Hierzu muß zunächst eine Reihe von die Darstellungen und die Abbildungen betreffenden Vereinbarungen getroffen werden. Es seien

30  $I^+$  die Menge aller Instruktionen

I die Menge aller Datenfluß-relevanten (für die Blockausführung geeigneten) Instruktionen

SR die Menge aller Sourceregister einschließlich NO-SOURCE-Darstellung, ausschließlich der Konstantenregister

CR die Menge aller Konstantenregister einschließlich der Darstellungen für NO\_CONST und IS\_CONST

35 SR<sup>+</sup> SR  $\cup$  CR

DR die Menge aller Destinationregister einschließlich NO\_DEST-Darstellung ausschließlich der Predicate-Bits

PR die Menge aller Predicate-Bits einschließlich NO\_PRED

DR<sup>+</sup> DR  $\cup$  PR

RN die Menge aller Register, SR  $\cup$  CR  $\cup$  DR

40 RN<sup>+</sup> die Menge aller Register einschließlich Predicate Bits, RN  $\cup$  PR

List(pp) die Menge aller möglichen Werte für den Bitstrom B als 4-Tupel ( $px \in PP$ , offset < k, nbit < k, bitwert <  $2^k - 1$ ), gegebenenfalls abhängig von pp  $\in$  PP

Nbit die Menge der möglichen Bitwerte (bei n Bit Datenbreite: 0 ...  $2^n - 1$ )

B die Menge von k binärwerten Einträgen als der Bitstrom zur Konfiguration der Struktur

45 OCC die Menge aller Belegungsmarkierungen {FREE, WRITE, READ, READ\_WRITE}

PP die Menge aller physikalischen Teileinheiten

PLNUM die Menge aller eindeutigen Nummern für die logischen Einheiten

50 PL die Menge aller logischen Teileinheiten in einem CB, bestehend aus dem 11-Tupel ( $pl \in I \cup RN^+$ , plnum  $\in$  PLNUM, pp  $\in$  PP, occ  $\in$  OCC, source  $\in$  PLNUM, val  $\in$  Nbit, pbit  $\in$  PR, List(pp), konfOffset  $\leq$  k, konfAnzahl  $<$  k, konfWert  $<$   $2^k - 1$ )

Bei der folgenden Beschreibung werden einige Grundannahmen und Funktionen genutzt, die zunächst erläutert werden sollen. Die Kennung innerhalb der Komponente occ (für occurrence) wurde vierwertig gewählt, um die Zustände 'nicht belegt' (FREE), 'lesend belegt' (READ), 'schreibend belegt' (WRITE) und 'lesend und schreibend belegt' (READ\_WRITE) kennzeichnen zu können. Die Kennung 'lesend belegt' wird dabei gegebenenfalls nicht weiter ausgewertet, aber dennoch innerhalb der Beschreibung weitergeführt.

Weiterhin wird für die Register aus RN angenommen, daß für diese Teileinheiten die logische und physikalische Darstellung übereinstimmt. Dies bedeutet, daß im Gegensatz zu mancher funktionalen Teileinheit (etwa eine konfigurierbare Addition/Subtraktionseinheit die als zwei logische Einheiten dargestellt wird, aber natürlich nur einmal belegbar ist) für Register keine Konfigurierung durchzuführen ist, und daß zwischen der Registernummer rn  $\in$  RN und der logischen Teileinheitsnummer plnum  $\in$  PLNUM eine injektive Abbildung (gleichwohl nicht bijektiv) existiert, die im folgenden mit rn2plnum() bezeichnet wird. Diese Annahme gilt nicht für Predicate-Bits als Zielbits.

Unter diesen Voraussetzungen läßt sich die Umsetzung von Befehlen in Strukturinformationen zur Strukturierung von Hardware-Blöcken wie folgt umschreiben:

65 1. In der ersten Phase wird jede Instruktion einschließlich aller Operanden aus dem originalen Binärformat in eine Beschreibung bi = (i  $\in$  I, srl  $\in$  SR, crl  $\in$  CR, nl  $\in$  Nbit, sr2  $\in$  SR, cr2  $\in$  CR, n2  $\in$  Nbit, dr  $\in$  DR, pr\_source  $\in$  PR, pr\_dest  $\in$  PR) übergeführt. In dieser Beschreibung wird für eine Konstante die Kennung IS\_CONST für crl bzw. cr2 sowie der Konstantenwert in nl/n2 eingetragen, wobei in diesem Fall das entsprechende Sourceregister die

# DE 198 43 640 A 1

Kennung NO\_SOURCE erhält. Entsprechend wird für Predicate-Befehle (etwa pge ...) für dr NO\_DEST eingesetzt, während pr\_dest dann die Nummer des Predicate-Bits trägt.

Für Predicated Instructions (etwa movep) wird zur besseren Unterscheidbarkeit nicht pr\_dest, sondern pr\_source auf einen entsprechenden Wert gesetzt.

Eine Instruktion mit  $j \notin I$  bewirkt ein Beenden der Umsetzung.

2. In der zweiten Phase werden maximal fünf Einträge in bi in eine Konfiguration übersetzt. Fünf deshalb, die sich einige Kombinationen gegenseitig ausschließen. Hierzu wird für die einzelnen Teile unterschieden:

Für Instruktionen  $bi \rightarrow i \in I$  und  $bi \rightarrow pr\_dest == NO\_PRED$  (keine Predicate-Anweisung) wird das erste Element pl  $\in PL$  gesucht, das dieses i abdeckt und occ == FREE aufweist. Ist dies nicht auffindbar, so wird die Umsetzung beendet.

Ist pl gefunden, so werden alle Elemente aus PL mit occ == READ\_WRITE belegt, die auf das selbe physikalische Element pp  $\in PP$  abgebildet sind. Die Konfiguration für pl wird in den Bitstrom B mit Hilfe der im Tupel vorhandenen Informationen eingetragen.

Ist  $bi \rightarrow pr\_source == NO\_PRED$ , so wird hierfür keine Eintragung durchgeführt. Ansonsten wird nach einem p2  $\in PL$  mit  $p2 \rightarrow pbit == bi \rightarrow pr\_source$  gesucht, wobei  $p2 \rightarrow occ == WRITE$  sein muß. Für dieses p2 wird via List(p2  $\rightarrow$  pp) pl gesucht und die Eintragung in den Bitstrom vorgenommen, außerdem wird  $p2 \rightarrow occ$  auf READ\_WRITE gesetzt.

Für Instruktionen  $bi \rightarrow i \in I$  und  $bi \rightarrow pr\_dest != NO\_PRED$  (Predicate-Anweisung) wird das erste Element pl  $\in PL$  gesucht, das dieses i abdeckt und occ == FREE aufweist. Ist dies nicht auffindbar, so wird die Umsetzung beendet.

Ist pl gefunden, so werden alle Elemente aus PL mit occ == WRITE belegt, die auf das selbe physikalische Element pp  $\in PP$  abgebildet sind. Die Konfiguration für pl wird in den Bitstrom B mit Hilfe der im Tupel vorhandenen Informationen eingetragen.

Für alle Instruktionen  $i \in I$  gilt: Für  $bi \rightarrow sr1$  und  $bi \rightarrow sr2$ , für die  $!= NO\_SOURCE$  gilt, wird durch List(p1  $\rightarrow$  pp) die entsprechende Konfiguration in den Bitstrom B eingesetzt, falls für die zu sr1/2 gehörigen p11/12  $\in PL$ ,  $p11 \rightarrow occ == FREE$ , und  $p12 \rightarrow occ == FREE$  gilt, zudem wird pl  $\rightarrow$  plnum bei p11/12-source eingetragen (für späteres Forwarding). Ist dies nicht der Fall, wird Phase 3 (Data Forwarding) durchgeführt.

Für die Sourceregister  $bi \rightarrow sr1$  und  $bi \rightarrow sr2$  wird, falls diese  $!= NO\_SOURCE$  sind, in PL die entsprechenden Einträge für die zugehörigen p31 und p32  $\in PL$  (erhältlich über die angegebene Funktion rn2plnum())  $p31 \rightarrow occ$  und  $p32 \rightarrow occ$  auf READ gesetzt, falls diese vorher != WRITE und != READ\_WRITE waren, ansonsten auf READ\_WRITE.

Für die Konstantenregister cr1 und cr2 wird, falls diese  $!= NO\_CONST$  sind, zunächst für alle p3  $\in PL$  geprüft, ob  $p3 \rightarrow pp \in CR$ ,  $p3 \rightarrow occ == READ\_WRITE$ , und  $p3 \rightarrow val == bi \rightarrow n1/2$  gilt. Ist dies der Fall, wird die Eintragung für p3 entsprechend dem Verfahren für ein Sourceregister durchgeführt.

Führt diese Suche nicht zum Erfolg, muß ein p3  $\in PL$  gesucht werden, für das  $p4 \rightarrow pp \in CR$  und  $p4 \rightarrow occ == FREE$  gilt. Ist dies gefunden, wird  $bi \rightarrow n1/2$  in  $p4 \rightarrow val$  eingetragen und  $p4 \rightarrow occ == READ\_WRITE$  gesetzt sowie die Eintragung wie bei einem Sourceregister fortgeführt. Ist die Suche erfolglos, wird die Umsetzung beendet.

Für das Destinationregister dr wird geprüft, ob für den entsprechenden Eintrag p5 mit  $p5 \rightarrow pp == dr$  die Bedingung  $p5 \rightarrow occ == FREE$  oder READ gilt. Ist dies nicht der Fall, wird die Umsetzung beendet, ansonsten wird  $p5 \rightarrow occ == WRITE$  oder READ\_WRITE gesetzt und die Eintragung in List(p5  $\rightarrow$  pp) wird in den Bitstrom B übertragen. Für ein eventuelles Data Forwarding wird  $p5 \rightarrow source = pl$  (logisches Element der wertgebenden Instruktion) eingetragen.

3. Für alle Sourceregister sr  $\in SR$ , die in Phase 2 den Wert für das zugehörige Element p6  $\in PL$  den Wert  $p6 \rightarrow occ == WRITE$  oder READ\_WRITE aufweisen, wird ein Data Forwarding durchgeführt, indem in den Bitstrom B nicht die Werte aus List(p6), sondern aus List(p6  $\rightarrow$  source) eingetragen werden.

Die vorstehenden Darstellungen und Realisierungsmöglichkeiten bezogen sich jeweils auf einen Hardware-Block der in der Fig. 12 gezeigten Art. Es dürfte einleuchten, daß hierauf keine Einschränkung besteht. Die beschriebene Umsetzung von Befehlen oder Befehlsfolgen in Hardware-Block-Strukturen läßt sich dem Wesen nach auch bei modifizierten oder erweiterten Hardware-Blöcken realisieren. Sie ermöglicht es unabhängig hiervon, konfigurierbare Hardware-Blöcke automatisch zu konfigurieren, wobei die Konfiguration sehr schnell durchführbar ist, die Komponenten des Hardware-Blocks optimal ausnutzbar sind, und einen äußerst effektiven Betrieb des Hardware-Blocks ermöglicht.

## Bezugszeichenliste

<b>1</b>	predecode unit	
<b>2</b>	instruction buffer	55
<b>3</b>	decode, rename & load unit	
<b>4</b>	s-unit	
<b>5</b>	data cache	
<b>6</b>	memory interface	
<b>41</b>	programmable structure buffer	
<b>42</b>	functional unit with programmable structure	60
<b>43</b>	integer/address instruction buffer	
<b>44</b>	integer register file	
AUX	arithmetische Einheit	
CU	Vergleichs-Einheit	
DEMUX	Demultiplexer	65
MUXAx	Multiplexer des ersten Typs	
MUXB	Multiplexer des zweiten Typs	

# DE 198 43 640 A 1

## Patentansprüche

1. Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks, so daß dieser durch Befehle oder Befehlsfolgen vorgegebene arithmetische und/oder logische Operationen oder Operationsfolgen ausführen kann, dadurch gekennzeichnet,
  - daß für die Umsetzung der abzuarbeitenden Befehle in eine Hardware-Block-Struktur die Schritte
    - Ermittlung der zur Ausführung eines jeweiligen Befehls benötigten Art von Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) des konfigurierbaren Hardware-Blocks,
    - Auswahl einer noch nicht anderweitig belegten Teileinheit der zuvor ermittelten Art, und – sofern eine solche Teileinheit gefunden werden konnte –
      - Konfigurieren von um die ausgewählte Teileinheit herum vorgesehenen konfigurierbaren Verbindungen ausgeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Umsetzung mit dem ersten Befehl eines nur einen Eintrittspunkt und einen Austrittspunkt aufweisenden Befehls-Blocks begonnen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Umsetzung nach dem Umsetzen des letzten Befehls eines nur einen Eintrittspunkt und einen Austrittspunkt aufweisenden Befehls-Blocks automatisch beendet wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Umsetzung hyperblock-weise erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Umsetzung automatisch beendet wird, wenn eine zur Umsetzung benötigte Komponente des Hardware-Blocks nicht oder nicht mehr verfügbare ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß funktionsmäßig konfigurierbaren Teileinheiten (AUx, CU, DEMUX, MUXAx, MUXB) des Hardware-Blocks virtuelle Einheiten zugeordnet werden, wobei die virtuellen Einheiten Funktionen repräsentieren, welche der betreffenden Teileinheit durch unterschiedliche Konfigurationen verliehen werden können.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die virtuellen Einheiten sämtlicher physikalischer Teileinheiten (AUx, CU, DEMUX, MUXAx, MUXB) in einer Tabelle oder Liste eingetragen sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Tabellen- oder Listeneinträge Informationen darüber enthalten, welcher physikalischen Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) die betreffende virtuelle Einheit zugeordnet ist.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Tabellen- oder Listeneinträge Informationen darüber enthalten, wie die zugeordnete physikalischen Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) zu konfigurieren ist, um ihr die durch die virtuelle Einheit repräsentierte Funktion zu verleihen.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Auswahl einer zur Ausführung eines Befehls benötigten Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) über eine Suche nach einer virtuellen Einheit der benötigten Art erfolgt.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß dafür gesorgt wird, daß die zur Verwendung ausgewählte virtuelle Einheit der benötigten Art und diejenigen virtuellen Einheiten, die der selben physikalischen Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) zugeordnet sind wie die ausgewählte virtuelle Einheit, bei nachfolgenden Umsetzungen nicht mehr zur Verwendung ausgewählt werden können.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß beim Konfigurieren der um die ausgewählte Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) herum vorgesehenen konfigurierbaren Verbindungen zur Verbindung der betreffenden Teileinheit mit einer durch den umzusetzenden Befehl definierten Daten- und/oder Signalquelle überprüft wird, ob die betreffende Daten- und/oder Signalquelle ein Speicherbereich ist, der zuvor durch eine der Teileinheiten des Hardware-Blocks beschrieben wurde.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß dann, wenn festgestellt wird, daß die durch den umzusetzenden Befehl definierte Daten- und/oder Signalquelle zuvor durch eine der Teileinheiten (AUx, CU, DEMUX, MUXAx, MUXB) des Hardware-Blocks beschrieben wurde, diese Teileinheit als Daten- und/oder Signalquelle verwendet wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß beim Konfigurieren der um die ausgewählte Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) herum vorgesehenen konfigurierbaren Verbindungen zur Verbindung der betreffenden Teileinheit mit einem durch den umzusetzenden Befehl definierten Daten- und/oder Signalziel überprüft wird, ob das betreffende Daten- und/oder Signalziel ein Speicherbereich ist, der auch durch eine andere Teileinheit des Hardware-Blocks beschrieben wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß dann, wenn festgestellt wird, daß das durch den umzusetzenden Befehl definierte Daten- und/oder Signalziel ein Speicherbereich ist, der auch durch eine andere Teileinheit (AUx, CU, DEMUX, MUXAx, MUXB) des Hardware-Blocks beschrieben wird, ein anderer Speicherbereich als Daten- und/oder Signalziel verwendet wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß für die das selbe Daten- und/oder Signalziel repräsentierenden Speicherbereiche das bei superskalaren Prozessoren angewandte register renaming durchgeführt wird.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dann, wenn im umzusetzenden Befehl eine Konstante enthalten ist, nach einem die Konstante enthaltenden Konstanten-Speicherbereich gesucht wird und dann, wenn ein solcher Konstanten-Speicherbereich gefunden wurde, dieser Konstanten-Speicherbereich als Daten- und/oder Signalquelle verwendet wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß dann, wenn die Konstante nicht bereits in einem der vorhandenen Konstanten-Speicherbereiche gespeichert ist, die Konstante in einen neuen Konstanten-Speicher-

# DE 198 43 640 A 1

bereich gespeichert wird, und dieser neue Konstanten-Speicherbereich als Daten- und/oder Signalquelle verwendet wird.

Hierzu 8 Seite(n) Zeichnungen

5

10

15

20

25

30

35

40

45

50

55

60

65

**- Leerseite -**

**FIG 1A**

Destination-Register	Source-Register 1	Source-Register 2	Mnemonic	0
kd-Bits	ks1-Bits	ks2-Bits	m-Bits	

**FIG 1B**

Destination-Register	Source-Register 1	Source-Register 2	Mnemonic	Bedingungs-Flag
kd-Bits	ks1-Bits	ks2-Bits	m-Bits	p-Bits


**FIG 1C**

Destination-Flag	Source-Register 1	Source-Register 2	Mnemonic	0
p-Bits	ks1-Bits	ks2-Bits	m-Bits	

**FIG 1D**

0	Source-Register 1	Source-Register 2	Mnemonic	0
ks1-Bits	ks2-Bits	m-Bits		

**Normale Befehle****Bedingte Befehle****pxx-Befehle****loopxx-Befehle**



**FIG 2**

Config-Bits	Config-Index	Part-Number	Complementary	Counter_Up	No_Entry
-------------	--------------	-------------	---------------	------------	----------

**FIG 3A**

0	0	0	0	0	1
---	---	---	---	---	---

**FIG 3B**

**FIG 4****FIG 5**







FIG 6






FIG 10





FIG 11

**FIG 12**

## Method for configuring a configurable hardware block

**Patent number:** DE19843640  
**Publication date:** 2000-03-30  
**Inventor:** SIEMERS CHRISTIAN (DE)  
**Applicant:** SIEMENS AG (DE)  
**Classification:**  
 - international: G06F9/302; G06F9/38; G06F15/78; G06F9/302;  
 G06F9/38; G06F15/76; (IPC1-7): G06F9/38  
 - european: G06F9/302; G06F9/38T; G06F15/78R  
**Application number:** DE19981043640 19980923  
**Priority number(s):** DE19981043640 19980923

**Also published as:**

- WO0017771 (A3)
- WO0017771 (A2)
- EP1116128 (A3)
- EP1116128 (A2)
- US6996709 (B2)

[more >>](#)

[Report a data error here](#)

### Abstract of DE19843640

The invention relates to various methods for configuring configurable hardware blocks. The methods are especially characterized by generation of the configuration data used to configure the hardware blocks. The methods described for generating configuration data enable configuration data to be generated and allow hardware blocks to be configured easily, quickly and efficiently using said configuration data.

<b>Moveable-Befehle</b> MOVABLE COMMANDS	Destination-Register n1-Bits	Source-Register 1 n2-Bits	Source-Register 2 n2-Bits	Mnemonic	o
<b>Befestige-Befehle</b> FIXED COMMANDS	Destination-Register n1-Bits	Source-Register 1 n1-Bits	Source-Register 2 n2-Bits	Mnemonic	MOVEMENT-FLAG MOVEMENT FLAG
<b>pxs-Befehle</b> PXS COMMANDS	Destination-Flag p-Bits	Source-Register 1 n1-Bits	Source-Register 2 n2-Bits	Mnemonic	o
<b>Input-Befehle</b> INPUT COMMANDS	o	Source-Register 1 n1-Bits	Source-Register 2 n2-Bits	Mnemonic	o

Data supplied from the **esp@cenet** database - Worldwide